Memorie EEPROM
Salve a tutti!
Sto studiando le memorie EEPROM,in particolare la matrice di codifica NOR delle EEPROM e ho un dubbio forse stupido ma che vorrei togliermi.
Esso consiste nel modo in cui si scelgono i valori H (high) e L (low) da inserire sulle "word line" sulle "bit line" e sulle "control line" allo scopo di introdurre la carica negativa (effetto tunnel) sulla gate flottante oppure di rimuoverla ( effetto tunnel inverso ).
In realtà avevo azzardato un ipotesi sul "come" bisogna effettuare questa scelta solo che non ho avuto modo di avere un riscontro o comunque una certezza che me la confermasse.
In ogni caso la riporto lo stesso così per chi mi risponderà sarà più facile capire dove sbaglio.
Supponiamo di avere una matrice NOR 2 x 2.Dunque avremo 4 locazioni di memoria dove in ciascuna di esse è presente un dispositivo NMOS di "accesso" in serie al FLOTOX che consente di leggere il dato immagazzinato,sotto forma di carica elettrica,nella gate flottante del FLOTOX.L'NMOS di accesso ha la gate connessa alla word line e il drain alla bit line;il FLOTOX (rappresentativo dell’informazione immagazzinata),ha la gate connessa a una control line per le operazioni di programmazione e cancellazione.
Supponiamo quindi di voler programmare e cancellare la prima locazione di memoria ossia quella collocata sulla riga 1 (word line 1) colonna 1 ( bit line 1) della matrice 2 x 2.
PROGRAMMAZIONE:
Per programmare un 1 è necessario introdurre nella gate flottante una carica negativa - Q.
Pertanto bisogna applicare sulla gate di controllo e sul drain del FLOTOX una tensione elevata in modo tale che il dispositivo resti interdetto,il che corrisponde a memorizzare un 1 logico.Ponendo il valore H sulla word line l'NMOS di accesso presenterà una tensione Vgs maggiore della soglia e sarà in grado di condurre corrente che definiamo con Id.
Ora allo scopo di arricchire di elettroni la gate flottante bisogna inserire un valore alto H sulla control line 1 del FLOTOX e dunque sulla gate di controllo ed inoltre occorre che Id abbia un valore abbastanza grande.Per ottenere un valore grande di Id bisogna ridurre la tensione Vds (essendo Id = 2k*(Vgs-Vt)*Vds - k*(Vds)^2 per Vgs >Vt) dell'NMOS e per fare ciò si inserisce un valore basso L sulla bit line.
Per quanto riguarda la colonna 2 (bit line 2 ) sarà mantenuta al valore alto H mentre la riga 2 (word line 2) e la control line 2 saranno portate al valore basso L.
CANCELLAZIONE:
Nell'operazione di cancellazione,bisogna effettuare il tunnelling inverso in modo tale che gli elettroni ritornano nel drain del FLOTOX.
Dunque si applica una tensione elevata ma stavolta negativa sulla gate di controllo e sul drain del dispositivo di programmazione.
Al fine di diminuire il valore della corrente Id dell'NMOS si pone sulla bit line 1 un valore alto H così si avrà un valore di tensione Vds abbastanza grande che diminuirà la corrente Id.
A questo punto poniamo la control line 1 al valore basso L e sulla colonna 2 ( bit line 2 ),sulla riga 2 ( word line 2 ) e sulla control line 2 inseriremo ancora L.
Spero di essere stato abbastanza chiaro sull'esposizione di questa mia ipotesi e in attesa di una risposta vi ringrazio anticipatamente!
Sto studiando le memorie EEPROM,in particolare la matrice di codifica NOR delle EEPROM e ho un dubbio forse stupido ma che vorrei togliermi.
Esso consiste nel modo in cui si scelgono i valori H (high) e L (low) da inserire sulle "word line" sulle "bit line" e sulle "control line" allo scopo di introdurre la carica negativa (effetto tunnel) sulla gate flottante oppure di rimuoverla ( effetto tunnel inverso ).
In realtà avevo azzardato un ipotesi sul "come" bisogna effettuare questa scelta solo che non ho avuto modo di avere un riscontro o comunque una certezza che me la confermasse.
In ogni caso la riporto lo stesso così per chi mi risponderà sarà più facile capire dove sbaglio.
Supponiamo di avere una matrice NOR 2 x 2.Dunque avremo 4 locazioni di memoria dove in ciascuna di esse è presente un dispositivo NMOS di "accesso" in serie al FLOTOX che consente di leggere il dato immagazzinato,sotto forma di carica elettrica,nella gate flottante del FLOTOX.L'NMOS di accesso ha la gate connessa alla word line e il drain alla bit line;il FLOTOX (rappresentativo dell’informazione immagazzinata),ha la gate connessa a una control line per le operazioni di programmazione e cancellazione.
Supponiamo quindi di voler programmare e cancellare la prima locazione di memoria ossia quella collocata sulla riga 1 (word line 1) colonna 1 ( bit line 1) della matrice 2 x 2.
PROGRAMMAZIONE:
Per programmare un 1 è necessario introdurre nella gate flottante una carica negativa - Q.
Pertanto bisogna applicare sulla gate di controllo e sul drain del FLOTOX una tensione elevata in modo tale che il dispositivo resti interdetto,il che corrisponde a memorizzare un 1 logico.Ponendo il valore H sulla word line l'NMOS di accesso presenterà una tensione Vgs maggiore della soglia e sarà in grado di condurre corrente che definiamo con Id.
Ora allo scopo di arricchire di elettroni la gate flottante bisogna inserire un valore alto H sulla control line 1 del FLOTOX e dunque sulla gate di controllo ed inoltre occorre che Id abbia un valore abbastanza grande.Per ottenere un valore grande di Id bisogna ridurre la tensione Vds (essendo Id = 2k*(Vgs-Vt)*Vds - k*(Vds)^2 per Vgs >Vt) dell'NMOS e per fare ciò si inserisce un valore basso L sulla bit line.
Per quanto riguarda la colonna 2 (bit line 2 ) sarà mantenuta al valore alto H mentre la riga 2 (word line 2) e la control line 2 saranno portate al valore basso L.
CANCELLAZIONE:
Nell'operazione di cancellazione,bisogna effettuare il tunnelling inverso in modo tale che gli elettroni ritornano nel drain del FLOTOX.
Dunque si applica una tensione elevata ma stavolta negativa sulla gate di controllo e sul drain del dispositivo di programmazione.
Al fine di diminuire il valore della corrente Id dell'NMOS si pone sulla bit line 1 un valore alto H così si avrà un valore di tensione Vds abbastanza grande che diminuirà la corrente Id.
A questo punto poniamo la control line 1 al valore basso L e sulla colonna 2 ( bit line 2 ),sulla riga 2 ( word line 2 ) e sulla control line 2 inseriremo ancora L.
Spero di essere stato abbastanza chiaro sull'esposizione di questa mia ipotesi e in attesa di una risposta vi ringrazio anticipatamente!
Risposte
Premetto che non mi intendo di memorie EEPROM (mi occupo delle Flash) ma alcune cose che dici non mi quadrano. Per esempio, nel caso della programmazione: è noto che aumentare la $V_{DS}$ di un NMOS ne aumenta la corrente, come vedi qui:
quindi casomai per programmare si alza la bitline, in modo che cresca la $V_{DS}$ sia dell'NMOS che della cella, e si alzano le gate per permettere la conduzione. Non sono sicuro di come vengano programmate le EEPROM, ma nel caso delle Flash NOR la programmazione non avviene per tunnelling, ma mediante elettroni caldi o CHE (Channel Hot Electron), ovvero si fa scorrere una corrente importante in modo che alcuni portatori vengano accelerati e guadagnino abbastanza energia per superare la barriera di potenziale silicio - ossido - floating gate. E' per questo che si fa scorrere corrente, altrimenti sarebbe inutile. Ad esempio, per le NAND il discorso è diverso, in quanto la programmazione avviene per tunnelling Fowler-Nordheim. Nelle Flash NOR, e secondo me anche nelle EEPROM NOR, la cancellazione non avviene polarizzando il gate negativamente, ma piuttosto alzando il potenziale di substrato. Ciò permette di cancellare un intero blocco. Spero di averti chiarito un pò.
quindi casomai per programmare si alza la bitline, in modo che cresca la $V_{DS}$ sia dell'NMOS che della cella, e si alzano le gate per permettere la conduzione. Non sono sicuro di come vengano programmate le EEPROM, ma nel caso delle Flash NOR la programmazione non avviene per tunnelling, ma mediante elettroni caldi o CHE (Channel Hot Electron), ovvero si fa scorrere una corrente importante in modo che alcuni portatori vengano accelerati e guadagnino abbastanza energia per superare la barriera di potenziale silicio - ossido - floating gate. E' per questo che si fa scorrere corrente, altrimenti sarebbe inutile. Ad esempio, per le NAND il discorso è diverso, in quanto la programmazione avviene per tunnelling Fowler-Nordheim. Nelle Flash NOR, e secondo me anche nelle EEPROM NOR, la cancellazione non avviene polarizzando il gate negativamente, ma piuttosto alzando il potenziale di substrato. Ciò permette di cancellare un intero blocco. Spero di averti chiarito un pò.
"elgiovo":
Premetto che non mi intendo di memorie EEPROM (mi occupo delle Flash) ma alcune cose che dici non mi quadrano. Per esempio, nel caso della programmazione: è noto che aumentare la $V_{DS}$ di un NMOS ne aumenta la corrente, come vedi qui:
quindi casomai per programmare si alza la bitline, in modo che cresca la $V_{DS}$ sia dell'NMOS che della cella, e si alzano le gate per permettere la conduzione. Non sono sicuro di come vengano programmate le EEPROM, ma nel caso delle Flash NOR la programmazione non avviene per tunnelling, ma mediante elettroni caldi o CHE (Channel Hot Electron), ovvero si fa scorrere una corrente importante in modo che alcuni portatori vengano accelerati e guadagnino abbastanza energia per superare la barriera di potenziale silicio - ossido - floating gate. E' per questo che si fa scorrere corrente, altrimenti sarebbe inutile. Ad esempio, per le NAND il discorso è diverso, in quanto la programmazione avviene per tunnelling Fowler-Nordheim. Nelle Flash NOR, e secondo me anche nelle EEPROM NOR, la cancellazione non avviene polarizzando il gate negativamente, ma piuttosto alzando il potenziale di substrato. Ciò permette di cancellare un intero blocco. Spero di averti chiarito un pò.
Innanzitutto grazie mille per la tua risposta!
L'analisi che ho riportato è quella della matrice di codifica che ho sui miei appunti ( scritti dal mio professore ) e sul libro di testo.Ed entrambi assegnano alla bit line un valore basso L per la programmazione e un valore alto H per la cancellazione.Infatti,a dir la verità,anche io inizialmente la pensavo come te ragionando come hai fatto tu ma poi vedendo i valori H e L presenti sulla matrice sono stato indotto a pensare come ho riportato in questo post
Per quanto riguarda invece la procedura di cancellazione,lì avviene diversamente dalle Flash NOR poichè quest'ultime utilizzano un dispositivo detto "ETOX" in cui il meccanismo di programmazione avviene per "iniezione a valanga" proprio come hai scritto tu mentre quello di cancellazione avviene per "effetto tunnel" in modo tale che i portatori ritornino nel source.E dato che il source è un terminale in comune si può cancellare un intero blocco ( come giustamente hai scritto tu ).
Le EEPROM NOR invece ( da quanto è riportato sul testo ) utilizzano sempre l'effetto tunnel per effettuare entrambe le operazioni tanto è vero che da questo punto di vista sono molto meno efficaci delle Flash NOR in quanto potrebbe capitare che si verifichino delle "sovracancellazioni" ossia non viene ripristinata correttamente la tensione di soglia precedente alla fase di programmazione.Al contrario invece le Flash NOR hanno una circuiteria (comparatori di tensione,circuiti di tempificazione,etc...) in più detta "soft erasing" che effettua una cancellazione selettiva fino ad arrivare alla effettiva tensione di soglia.
Accedi a tutti gli appunti
Tutor AI: studia meglio e in meno tempo