[Elettronica] Open Drain e Collector
Ciao a tutti 
Sto studiando la configurazione Open Drain e Open Collector e avrei un paio di domande:
1 - La differenza nelle due configurazioni sta nel fatto che una è con MOSFET e l'altra con BJT, giusto?
2 - Il vantaggio è che è possibile connettere più porte di questo tipo su uno stesso bus in quanto non provoca interferenze a livello elettrico, ma solo logico, è esatto?
3 - il problema di queste porte è che il consumo è alto....perchè? e come si risolve tale problema?
Grazie per i chiarimenti

Sto studiando la configurazione Open Drain e Open Collector e avrei un paio di domande:
1 - La differenza nelle due configurazioni sta nel fatto che una è con MOSFET e l'altra con BJT, giusto?
2 - Il vantaggio è che è possibile connettere più porte di questo tipo su uno stesso bus in quanto non provoca interferenze a livello elettrico, ma solo logico, è esatto?
3 - il problema di queste porte è che il consumo è alto....perchè? e come si risolve tale problema?
Grazie per i chiarimenti

Risposte
Non conoscevo questo tipo di configurazione, ti rispondo a 1) e 3)
1) Si
2) Se non ho capito male, si tratta di un BJT (o un MOSFET) il cui collettore (drain) viene collegato a un circuito esterno. Credo proprio che al collettore (drain) venga connessa una resistenza di pull-up in aggiunta al circuito da pilotare. Quando il transistor conduce, portando l'uscita nello stato logico basso, c'è una dissipazione statica di potenza per via della caduta ohmica sul resistore (e in misura inferiore ai capi dello stesso transistore). Dal punto di vista del consumo non è il massimo, visto che esistono famiglie di reti logiche (ad esempio le Fully - CMOS o FCMOS) che dissipano potenza solo durante le transizioni alto/basso o basso/alto.
1) Si
2) Se non ho capito male, si tratta di un BJT (o un MOSFET) il cui collettore (drain) viene collegato a un circuito esterno. Credo proprio che al collettore (drain) venga connessa una resistenza di pull-up in aggiunta al circuito da pilotare. Quando il transistor conduce, portando l'uscita nello stato logico basso, c'è una dissipazione statica di potenza per via della caduta ohmica sul resistore (e in misura inferiore ai capi dello stesso transistore). Dal punto di vista del consumo non è il massimo, visto che esistono famiglie di reti logiche (ad esempio le Fully - CMOS o FCMOS) che dissipano potenza solo durante le transizioni alto/basso o basso/alto.
dalle mie ricerche, fatte in attesa di risposta, risulta come hai scritto.
Mille grazie per la conferma
Mille grazie per la conferma
