[Elettronica] Modello delle capacità parassite di un invertitore NMOS
Un invertitore in tecnologia NMOS può essere modellato con una resistenza di carico $R$ in serie ad un NMOS (schematizzato con una resistenza $R_{on}$ quando è in conduzione, in regione lineare) come mostrato in figura. Inoltre, se si vuol tenere conto delle varie capacità in gioco (ossia delle capacità del MOS stesso, dei collegamenti e degli stadi a valle) si modifica il circuito aggiungendo una capacità $C_{L}$:
La mia domanda è: per quale motivo quella $C_{L}$ si modella proprio in quel modo?
Cioè, ad esempio, perché non così?
Grazie.
La mia domanda è: per quale motivo quella $C_{L}$ si modella proprio in quel modo?
Cioè, ad esempio, perché non così?
Grazie.
Risposte
Ci sono varie motivazioni. Ne cito giusto qualcuna:
1) Le capacità parassite sono molto piccole e sono significative solitamente a frequenze molto alte.
Quindi nelle normali frequenze di lavoro sono degli aperti e questo implica che da un punto di vista circuitale non possono essere in serie ai componenti operativi quali la $R_(on)$
2) Fisicamente queste capacità si creano ad es. per effetto dell'isolante (oppure del silicio) tra piste metalliche e quindi in parallelo ai normali canali di conduzione.
3) Le capacità in questione possono servire non solo a modellare accumuli di carica interni al circuito ma anche tra circuito e massa per cui in questi casi uno dei morsetti deve essere a massa.
Ad ogni modo, anche se in taluni casi si sfrutta la 2) o la 3) per una valutazione grossolana delle capacità parassite, bisogna sempre tener presente che si tratta comunque di un'approssimazione modellistica conveniente di campi elettrici dalla geometria molto complessa.
1) Le capacità parassite sono molto piccole e sono significative solitamente a frequenze molto alte.
Quindi nelle normali frequenze di lavoro sono degli aperti e questo implica che da un punto di vista circuitale non possono essere in serie ai componenti operativi quali la $R_(on)$
2) Fisicamente queste capacità si creano ad es. per effetto dell'isolante (oppure del silicio) tra piste metalliche e quindi in parallelo ai normali canali di conduzione.
3) Le capacità in questione possono servire non solo a modellare accumuli di carica interni al circuito ma anche tra circuito e massa per cui in questi casi uno dei morsetti deve essere a massa.
Ad ogni modo, anche se in taluni casi si sfrutta la 2) o la 3) per una valutazione grossolana delle capacità parassite, bisogna sempre tener presente che si tratta comunque di un'approssimazione modellistica conveniente di campi elettrici dalla geometria molto complessa.
"CosenTheta":
Un invertitore in tecnologia NMOS può essere modellato con una resistenza di carico $R$ in serie ad un NMOS (schematizzato con una resistenza $R_{on}$ quando è in conduzione, in regione lineare) come mostrato in figura. Inoltre, se si vuol tenere conto delle varie capacità in gioco (ossia delle capacità del MOS stesso, dei collegamenti e degli stadi a valle) si modifica il circuito aggiungendo una capacità $C_{L}$:
La mia domanda è: per quale motivo quella $C_{L}$ si modella proprio in quel modo?
Cioè, ad esempio, perché non così?
Grazie.
Scusami ma quello che hai disegnato, a parte la $C_L$, sarebbe il circuito equivalente di un MOS ???
E dove l'hai trovato ?
E poi, ammettendo che il circuito disegnato sia il circuito equivalente dell'uscita, come potrebbe fare il MOS a funzionare se la $C_L$ e' in serie alla $R_{dsON}$ ?
Il MOS deve funzionare anche con tensioni statiche, lo sai ?
"Quinzio":
sarebbe il circuito equivalente di un MOS ???
No, è il circuito di un invertitore in tecnologia NMOS, come ho scritto nel post.
L'NMOS è ridotto a un cortocircuito in serie a quella resistenza $R_{on}.$
Fonte: slide del corso di elettronica.
"CosenTheta":
[quote="Quinzio"]
sarebbe il circuito equivalente di un MOS ???
No, è il circuito di un invertitore in tecnologia NMOS, come ho scritto nel post.
L'NMOS è ridotto a un cortocircuito in serie a quella resistenza $R_{on}.$
Fonte: slide del corso di elettronica.
[/quote]
Ah ok.
Nelle slides c'e' un circuito che e' disegnato correttamente.
E' semplificato, ma e' disegnato correttamente.
Nel tuo disegno la Vin e' collegata direttamente all'uscita e cio' non ha senso.
Nelle slides c'e' una linea tratteggiata che da l'idea dell'azione della Vin, ma non c'e' un collegamento diretto.
La Vin agisce in qualche modo per chiudere l'interruttore ideale.
In ogni caso, ti e' chiaro perche' la $C_L$ in serie alla $R_{ON}$ non ha senso, e' sbagliata ?
Oltre alle motivazioni fornite da ingres, pensavo a questo: se fosse in serie, siccome operiamo con tensioni statiche, il condensatore sarebbe sempre un aperto e quindi scollegherebbe sempre l'NMOS dal resto del circuito?
"CosenTheta":
se fosse in serie, siccome operiamo con tensioni statiche, il condensatore sarebbe sempre un aperto e quindi scollegherebbe sempre l'NMOS dal resto del circuito?
SI
vedi
"ingres":incluso anche il caso di frequenza =0 cioè in DC.
Quindi nelle normali frequenze di lavoro sono degli aperti e questo implica che da un punto di vista circuitale non possono essere in serie ai componenti operativi quali la Ron
e anche
"Quinzio":
E poi, ammettendo che il circuito disegnato sia il circuito equivalente dell'uscita, come potrebbe fare il MOS a funzionare se la CL e' in serie alla RdsON ? Il MOS deve funzionare anche con tensioni statiche, lo sai ?
Ringrazio ancora, entrambi, per le risposte.
Accedi a tutti gli appunti
Tutor AI: studia meglio e in meno tempo