Mosfet in saturazione
ciao a tutti ragazzi.
sto studiando fisica dei dispositivi elettronici e sono bloccato in questo punto.
perché aumentando la tensione tra drain e source avviene lo strozzamento?
sto studiando dal testo "Dispositivi a semiconduttore" di Simon SZE.
il testo dice: quando la corrente di collettore(cioè tra drain e source) viene aumentata oltre al valore per cui la carica nello strato di inversione diventa nulla ,il numero di elettroni mobili sul collettore si abbassa drasticamente.
quello che non mi è chiaro è come mai la il numero di elettroni si abbassa in prossimità del drain.
l'unica cosa che mi viene in mente è che ,data la tensione tra gate e source che fornisce una certa carica $Q_n$, se applichiamo una tensione $V_(DS)$ troppo grande rispetto a $V_(GS)$,poichè alla fine la carica quella è...la corrente ,cioè gli elettroni,si stabilizza ad un certo valore.
mi dareste una mano a comprendere meglio?
sto studiando fisica dei dispositivi elettronici e sono bloccato in questo punto.
perché aumentando la tensione tra drain e source avviene lo strozzamento?
sto studiando dal testo "Dispositivi a semiconduttore" di Simon SZE.
il testo dice: quando la corrente di collettore(cioè tra drain e source) viene aumentata oltre al valore per cui la carica nello strato di inversione diventa nulla ,il numero di elettroni mobili sul collettore si abbassa drasticamente.
quello che non mi è chiaro è come mai la il numero di elettroni si abbassa in prossimità del drain.
l'unica cosa che mi viene in mente è che ,data la tensione tra gate e source che fornisce una certa carica $Q_n$, se applichiamo una tensione $V_(DS)$ troppo grande rispetto a $V_(GS)$,poichè alla fine la carica quella è...la corrente ,cioè gli elettroni,si stabilizza ad un certo valore.
mi dareste una mano a comprendere meglio?
Risposte
Ciao qadesh,
provo a darti una mia spiegazione.
Suppongo tu stia analizzando un NMOS ad arricchimento (tiro ad indovinare, è quello che leggo fra le righe del tuo post).
La carica $ Q_n $ accumulata sotto la regione di gate è proporzionale alla differenza di potenziale fra gate e substrato.
In pratica è come se avessi un condensatore piano il cui dielettrico è lo strato di ossido del MOS (caratterizzato da un valore di capacità $C_{oss}$) e le cui facce sono rispettivamente il gate e la regione di substrato situata difronte al gate.
Mentre il potenziale di gate $ V_G $ è costante lungo tutto il canale grazie al fatto che il gate è fatto di materiale conduttivo, il potenziale presente sull'altra faccia dell'ipotetico condensatore (lo chiamerò $ V_{SUB} $) non lo è affatto.
Infatti $ V_{SUB} $ risulta dall'effetto che hanno sul substrato (semiconduttore) le seguenti tre grandezze: il potenziale di bulk, quello di source e quello di drain. Immaginando un sistema di riferimento monodimensionale (di variabile $ x $) lungo l'asse source-drain con origine sul source ($ x=0 $) e valori di $ x $ crescenti verso il drain (ove risulterà $x=L$), si ha che il potenziale $ V_{SUB} $ è funzione di $ x $ per questo lo chiameremo $ V_{SUB}(x) $.
Puoi osservare dunque che la carica $ Q_n $ è anch'essa funzione di $ x $ in quanto proporzionale a $V_{SUB}$ secondo la relazione costitutiva dell'ipotetico condensatore piano:
$Q_n(x) = C_{oss} [V_G - V_{SUB}(x)]$
A questo punto considera che nei pressi del source ($x \rarr 0$), $V_{SUB} \rarr V_S$. Mentre nei pressi del drain ($x \rarr L$), $ V_{SUB} \rarr f(V_D,V_S)$
Ecco perché nella regione prossima al source il numero di elettroni è pressoché costante, mentre in prossimità del drain è fortemente dipendente dalla tensione $V_{DS}$.
provo a darti una mia spiegazione.
Suppongo tu stia analizzando un NMOS ad arricchimento (tiro ad indovinare, è quello che leggo fra le righe del tuo post).
La carica $ Q_n $ accumulata sotto la regione di gate è proporzionale alla differenza di potenziale fra gate e substrato.
In pratica è come se avessi un condensatore piano il cui dielettrico è lo strato di ossido del MOS (caratterizzato da un valore di capacità $C_{oss}$) e le cui facce sono rispettivamente il gate e la regione di substrato situata difronte al gate.
Mentre il potenziale di gate $ V_G $ è costante lungo tutto il canale grazie al fatto che il gate è fatto di materiale conduttivo, il potenziale presente sull'altra faccia dell'ipotetico condensatore (lo chiamerò $ V_{SUB} $) non lo è affatto.
Infatti $ V_{SUB} $ risulta dall'effetto che hanno sul substrato (semiconduttore) le seguenti tre grandezze: il potenziale di bulk, quello di source e quello di drain. Immaginando un sistema di riferimento monodimensionale (di variabile $ x $) lungo l'asse source-drain con origine sul source ($ x=0 $) e valori di $ x $ crescenti verso il drain (ove risulterà $x=L$), si ha che il potenziale $ V_{SUB} $ è funzione di $ x $ per questo lo chiameremo $ V_{SUB}(x) $.
Puoi osservare dunque che la carica $ Q_n $ è anch'essa funzione di $ x $ in quanto proporzionale a $V_{SUB}$ secondo la relazione costitutiva dell'ipotetico condensatore piano:
$Q_n(x) = C_{oss} [V_G - V_{SUB}(x)]$
A questo punto considera che nei pressi del source ($x \rarr 0$), $V_{SUB} \rarr V_S$. Mentre nei pressi del drain ($x \rarr L$), $ V_{SUB} \rarr f(V_D,V_S)$
Ecco perché nella regione prossima al source il numero di elettroni è pressoché costante, mentre in prossimità del drain è fortemente dipendente dalla tensione $V_{DS}$.
ciao zio paolo,
ok ma perché per $x$ che tende a $L$ il potenziale tende a quel valore li?
ci stavo ragionando un po su..mi ero scordato che in pratica ai lati ci sono due giunzioni p-n .
quindi la carica varia lungo il canale a causa delle regioni di svotamento? se cosi fosse però mi sorge un dubbio..
per azzerare la carica$Q_n$ in prossimità del drain dovrei fare in modo che la depletion zone sia ivi più ampia rispetto a quella dal lato del source e quindi dovrei invertire maggiormente la sua polarizzazione cioè dando al morsetto $D$ un potenziale più negativo rispetto a quello applicato a $S$...ma cosi la corrente sarebbe in verso opposto...dove sto sbagliando???
ok ma perché per $x$ che tende a $L$ il potenziale tende a quel valore li?
ci stavo ragionando un po su..mi ero scordato che in pratica ai lati ci sono due giunzioni p-n .
quindi la carica varia lungo il canale a causa delle regioni di svotamento? se cosi fosse però mi sorge un dubbio..
per azzerare la carica$Q_n$ in prossimità del drain dovrei fare in modo che la depletion zone sia ivi più ampia rispetto a quella dal lato del source e quindi dovrei invertire maggiormente la sua polarizzazione cioè dando al morsetto $D$ un potenziale più negativo rispetto a quello applicato a $S$...ma cosi la corrente sarebbe in verso opposto...dove sto sbagliando???
no no come non detto..era una sciocchezza.
comunque grazie zio paolo mi hai aiutato a capire.
comunque grazie zio paolo mi hai aiutato a capire.
Ciao qadesh,
di niente figurati.
Capisco le tue difficoltà, anche io ho cominciato a studiare queste cose sullo Sze ed è stato un trauma. Prima di tutto per la difficoltà degli argomenti e poi perché è stato il primo testo in inglese su cui ho dovuto studiare.
Quando ho preparato l'esame mi è servito molto studiare da un altro libro in italiano i cui riferimenti sono qui:
http://porto.polito.it/1393485/
In bocca al lupo.
di niente figurati.
Capisco le tue difficoltà, anche io ho cominciato a studiare queste cose sullo Sze ed è stato un trauma. Prima di tutto per la difficoltà degli argomenti e poi perché è stato il primo testo in inglese su cui ho dovuto studiare.
Quando ho preparato l'esame mi è servito molto studiare da un altro libro in italiano i cui riferimenti sono qui:
http://porto.polito.it/1393485/
In bocca al lupo.
"qadesh":
quello che non mi è chiaro è come mai la il numero di elettroni si abbassa in prossimità del drain.
La spiegazione di ZioPaolo mi è piaciuta, ma non ha risposto a questa domanda, che è la più diffusa tra quelli che studiano il MOSFET. Dove c'è il pinch-off, dò vanno gli elettroni? In che senso non c'è più il canale?
Vedila così: la carica di inversione $Q_n$ è la quantità di elettroni indotta dal gate all'interfaccia silicio-ossido. Gli elettroni vengono forniti termicamente dal source, che ne ha in abbondanza per dartene in tempi brevi. Ovviamente una volta che un elettrone se ne esce dal source, verrà trasportato dal campo elettrico dovuto a $V_{DS}$ ed entrerà nel drain (nel mezzo, se il canale è lunghetto, subirà un sacco di urti, ma comunque al drain ci arriva). Ora quella che indichi con $Q_n$ è la quantità di questi elettroni uscenti dal source che sono sotto l'influenza elettrostatica del gate. Detto in altri termini, lungo il canale hai una composizione di due campi elettrici, quello in direzione gate -> substrato e quello drain -> source. Se quello gate --> substrato è abbastanza costante lungo il canale, di certo non lo è l'altro, che è debole nei pressi del source e cresce selvaggiamente nei pressi del drain. Se all'inizio del canale, dunque, è il campo indotto dal gate che "domina", in fondo al canale gli elettroni saranno più che altro sotto l'influenza del drain, per cui non vengono più spinti verso l'interfaccia ma si disperdono nel silicio sottostante per arrivare in qualche modo al drain. Dove il gate perde il diretto controllo degli elettroni, lì c'è il punto di pinch-off.
Mi spiace dirlo, ma molti autori (tipo Sze, nonostante il libro sia bello) e molti professori non fanno assolutamente chiarezza su questo punto, che è in realtà fondamentale.
Basta pensare che oggigiorno molto sforzo degli ingegneri elettronici (come me) è volto a migliorare il controllo del gate sulla carica di inversione, visto che accorciando i MOSFET il drain ha cominciato a fare da padrone sui poveri elettroni.
Ad esempio, guarda che razza di transistori si sono inventati per i nuovi processori Intel:
http://www.youtube.com/watch?v=OmhmZnCjvU0
Accedi a tutti gli appunti
Tutor AI: studia meglio e in meno tempo