[Elettronica] Flip Flop D
Buon giorno a tutti,
scrivo questo post per chiedere qualche delucidazione sul funzionamento di un flip flop di tipo D (assumendo di trascurare reset ed uscita negata per focalizzarmi sul mio dubbio). Ciò che non mi è chiarissimo è quanto segue : dopo aver dato un colpo di clock (indipendentemente da quale fronte io scelga come tale) ciò che il flip flop porta in uscita è ciò che aveva memorizzato al giro precedente, corretto?
Provo con un esempio circuitale dimodochè io possa esporre meglio il mio dubbio.
Supponiamo di avere la seguente rete logica ove i flip flops sono indicati con dei numeri (1 e 2), sono di tipo D con le assunzioni fatte precedentemente e il clock è lo stesso per tutti quelli presenti, Assumiamo di mettere in ingresso $a=1$,$b=0$ sicchè la $AND$ cui sono collegati i due input mi dia uno 0 e giunto al Flip Flop denotato con "1" non avendo ancora mai dato alcun colpo di clock in uscita mi trovo un don't care ($DC$) che porto alla $OR$ ed alla $NOT$ e quindi anche in ingresso al flip flop "2" ho un $DC$ e il mio output complessivo è dato da un $OR$ di due $DC$ che è sempre $DC$. (naturalmente correggetemi se ho fatto delle considerazioni sbagliate. Ho volutamente scelto dei segnali di ingresso per evitare casi nei quali posso determinare a priori l'output sapendo solo un input- $AND$ con uno 0, $OR$ con un 1 ecc -).
In toto, $out$ vale $DC$, "1" ha memorizzato 0 e "2" ha memorizzato$ DC$.
A questo punto suppongo di dare un colpo di clock e di porre in ingresso $a = 1$ ,$ b= 1$ quindi $a \ AND \ b = 1$ e mi chiedo, giunto al flip flop 1 cosa capita? in uscita mi trovo lo 0 che era stato memorizzato precedentemente e non l'1 che ho appena portato in ingresso, corretto? E ora "1" memorizza l'1 derivante da $a \ AND \ b$, giusto?
mentre all'uscita di 2 mi troverò il $DC$ che avevo portato al giro precedente e non ciò che deriva dalla negazione del segnale in uscita da "1", corretto? Pertanto $out$ varrà $0 \ OR \ DC = DC$ e "2" ha memorizzato $NOT \ 0 = 1$ , è esatto?
Grazie mille a chiunque spenderà il suo tempo per rispondermi.
scrivo questo post per chiedere qualche delucidazione sul funzionamento di un flip flop di tipo D (assumendo di trascurare reset ed uscita negata per focalizzarmi sul mio dubbio). Ciò che non mi è chiarissimo è quanto segue : dopo aver dato un colpo di clock (indipendentemente da quale fronte io scelga come tale) ciò che il flip flop porta in uscita è ciò che aveva memorizzato al giro precedente, corretto?
Provo con un esempio circuitale dimodochè io possa esporre meglio il mio dubbio.
Supponiamo di avere la seguente rete logica ove i flip flops sono indicati con dei numeri (1 e 2), sono di tipo D con le assunzioni fatte precedentemente e il clock è lo stesso per tutti quelli presenti, Assumiamo di mettere in ingresso $a=1$,$b=0$ sicchè la $AND$ cui sono collegati i due input mi dia uno 0 e giunto al Flip Flop denotato con "1" non avendo ancora mai dato alcun colpo di clock in uscita mi trovo un don't care ($DC$) che porto alla $OR$ ed alla $NOT$ e quindi anche in ingresso al flip flop "2" ho un $DC$ e il mio output complessivo è dato da un $OR$ di due $DC$ che è sempre $DC$. (naturalmente correggetemi se ho fatto delle considerazioni sbagliate. Ho volutamente scelto dei segnali di ingresso per evitare casi nei quali posso determinare a priori l'output sapendo solo un input- $AND$ con uno 0, $OR$ con un 1 ecc -).
In toto, $out$ vale $DC$, "1" ha memorizzato 0 e "2" ha memorizzato$ DC$.
A questo punto suppongo di dare un colpo di clock e di porre in ingresso $a = 1$ ,$ b= 1$ quindi $a \ AND \ b = 1$ e mi chiedo, giunto al flip flop 1 cosa capita? in uscita mi trovo lo 0 che era stato memorizzato precedentemente e non l'1 che ho appena portato in ingresso, corretto? E ora "1" memorizza l'1 derivante da $a \ AND \ b$, giusto?
mentre all'uscita di 2 mi troverò il $DC$ che avevo portato al giro precedente e non ciò che deriva dalla negazione del segnale in uscita da "1", corretto? Pertanto $out$ varrà $0 \ OR \ DC = DC$ e "2" ha memorizzato $NOT \ 0 = 1$ , è esatto?
Grazie mille a chiunque spenderà il suo tempo per rispondermi.
Risposte
Aspetta un attimo.
Intenta cerca sempre di schematizzare e disegnare i concetti. Nell'ingegneria si usano schemi, disegni, grafici, ecc... e le parole quando servono. Molte persone non leggono la spiegazione prolissa che hai fatto, Neanche io l'ho letta tutta.
Secondo, dubito che il tuo prof. o il libro descrivano i segnali in termini di "don't care". E' vero che si usa questo concetto ad es. nelle mappe di Karnaugh, ma perche' la rete e' in da progettare.
Facciamo un esempio. Ieri sei stato a trovare un amico inglese e lui ti ha chiesto se volevi del te o del caffe' e tu gli hai risposto "I don't care", e' indifferente. Allora io ti chiedo: alla fine cosa hai bevuto ? Tu non mi rispondi che hai bevuto un "don't care", giusto ? Alla fine era te o caffe', uno dei due.
Veniamo alla rete e cerchiamo di arrivare a un modo per capirci.
Dopo due colpi di clock lo stato iniziale dei FF e' gia' stato dimenticato, quindi io lo ipotizzo a zero, e fine.
Se voglio essere bravo, rifaccio l'esercizio con le altre combinazioni.
Poi, l'AND iniziale non mi interessa, e' semplice da capire come funziona, lo tratto a parte e osservo solo la sua uscita.
Finche' ci sono mi dimentico anche del primo FF, a che mi serve per capire ?
La sua uscita sara' qualunque cosa c'e' al suo ingresso, ritardata di un clock.
Poi, un segnale digitale lo disegno cosi': ____----_____-----_____
Si capisce subito, no ?
U1 e' l'uscita del primo FF, e U2, quella del secondo.
Il clock arriva ad ogni carattere del mio disegnetto.
U1 __----___----
U2_---___----__
OR ------_-------
Si vede abbastanza bene che il circuito "strano" e da capire ha la funzione di "rivelare" i passaggi da 1 a 0 dell'ingresso.
Fine. Ti torna ?
Intenta cerca sempre di schematizzare e disegnare i concetti. Nell'ingegneria si usano schemi, disegni, grafici, ecc... e le parole quando servono. Molte persone non leggono la spiegazione prolissa che hai fatto, Neanche io l'ho letta tutta.
Secondo, dubito che il tuo prof. o il libro descrivano i segnali in termini di "don't care". E' vero che si usa questo concetto ad es. nelle mappe di Karnaugh, ma perche' la rete e' in da progettare.
Facciamo un esempio. Ieri sei stato a trovare un amico inglese e lui ti ha chiesto se volevi del te o del caffe' e tu gli hai risposto "I don't care", e' indifferente. Allora io ti chiedo: alla fine cosa hai bevuto ? Tu non mi rispondi che hai bevuto un "don't care", giusto ? Alla fine era te o caffe', uno dei due.
Veniamo alla rete e cerchiamo di arrivare a un modo per capirci.
Dopo due colpi di clock lo stato iniziale dei FF e' gia' stato dimenticato, quindi io lo ipotizzo a zero, e fine.
Se voglio essere bravo, rifaccio l'esercizio con le altre combinazioni.
Poi, l'AND iniziale non mi interessa, e' semplice da capire come funziona, lo tratto a parte e osservo solo la sua uscita.
Finche' ci sono mi dimentico anche del primo FF, a che mi serve per capire ?
La sua uscita sara' qualunque cosa c'e' al suo ingresso, ritardata di un clock.
Poi, un segnale digitale lo disegno cosi': ____----_____-----_____
Si capisce subito, no ?
U1 e' l'uscita del primo FF, e U2, quella del secondo.
Il clock arriva ad ogni carattere del mio disegnetto.
U1 __----___----
U2_---___----__
OR ------_-------
Si vede abbastanza bene che il circuito "strano" e da capire ha la funzione di "rivelare" i passaggi da 1 a 0 dell'ingresso.
Fine. Ti torna ?
Accedi a tutti gli appunti
Tutor AI: studia meglio e in meno tempo