Calcolo ritardi MOSFET e BJT

[ste3191]

Ciao ragazzi, in questo esercizio dovrei calcolare i tempi di propagazione HL e LH, solo che incontro alcune difficoltà.
http://img210.imageshack.us/img210/8608/imag0616m.jpg

Il primo è una classica NOT CMOS e l'altro è uno stadio totem-pole a BJT.
Dato che i mosfet non sono caricati da capacità posso dire che i loro ritardi sono nulli e quindi essi sono dati soltanto dai due bjt.
Condizioni statiche:
Per Vin=Vcc ho che Q2 è interdetto mentre Q1 lavora in attiva.
Per Vin=0 , Q1 è interdetto mentre Q2 è saturo con Ic nulla.(dovrebbe essere così)

Condizioni dinamiche:
Per Vin=Vcc ho che il PMOS è spento mentre è acceso l'NMOS. Ma in quale regione funziona? Lineare o saturazione?La tensione sul drain sta scendendo ok, ma da dove parte? Questo vede R2 e la VBEsat quindi sicuramente non partirà da Vcc.Il ritardo di Q1 sarà calcolato ponendolo in regione attiva.

Per Vin=0 ho l'NMOS spento mentre il PMOS acceso. Dovrebbe partire in saturazione e poi in zona lineare.Problema, quant'è la caduta su R2 se non conosco la Vout del CMOS?Se considero Il PMOS in saturazione (posso calcolare la Ids sat) o se lo metto in regione lineare calcolando la resistenza del canale ottengo una tensione in tutte e 2 i casi,buona per accendere Q2.

Grazie mille a tutti

[elgiovo]

"ste3191":
Per Vin=Vcc ho che il PMOS è spento mentre è acceso l'NMOS. Ma in quale regione funziona? Lineare o saturazione?La tensione sul drain sta scendendo ok, ma da dove parte?

Io ragionerei così: in dinamica, in corrispondenza di una transizione basso-alto di $V_{\text{in}}$, al tempo $t=0$, il nodo d'uscita è fermo. Ovviamente poi si muoverà con un certo ritardo, ma sul fronte è fermo al valore che aveva quando $V_{\text{in}}=0$. Siccome prima hai determinato le condizioni di funzionamento di tutti i transistori, puoi ricavare quanto vale $V_{out}$ in $t=0$. Ora per capire in che regione i transistori cominciano a lavorare subito dopo il fronte devi risolvere in continua la rete senza il PMOS e, per quanto detto prima, considerando nota la $V_{CE}$ di $Q_1$ e $Q_2$.

[ste3191]

Esatto, infatti questo caso è quello che non dà problemi dato che Q1 è in attiva ed è questo che
Introduce ritardo.
Fronte alto basso. Il pmos è acceso mentre l'altro è spento. Ora l'uscita del cmos deve portarsi
Alta. Ora, sia se lo sostituisco con un generatore di corrente Ids sat o con una resistenza, otterrò in entrambi
I casi una tensione che mi accende Q2. Infatti per calcolare il tempo HL di Q2 mi serve la Ib giusta che lo mandi
Prima in attiva, e poi in saturazione. Domani rifaccio i conti e ti dico.

[ste3191]

Allora, Per Vin=o
Caso 1: PMOS in regione lineare

$Rds = (1/(2Kp(VSG-VTP))) = 7246 \Omega$
Allora ho: $\i=((Vdd - Vbe)/(Rds+R2))= 0.00042 A $
$Vout_(cmos)= R2*i + Vbe = 1.92 V$

Caso 2: PMOS in saturazione

$Ids = (1/(2Kp(VSG-VTP)))=0.000317 A$
Trovo la caduta sul generatore di corrente che è di $3.4V$
Avrò quindi $Vout_(cmos)= 5-3.4 = 1.6 V$

In entrambi i casi il PMOS è in regione lineare (e me lo aspettavo), ma tutte e due le tensioni mi saturano Q2..Sbaglio qualcosa?

[elgiovo]

"ste3191":
Caso 2: PMOS in saturazione

$Ids = (1/(2Kp(VSG-VTP)))=0.000317 A$

Aspetta, prima di andare avanti, qui hai sbagliato a scrivere o $I_{ds}$ l'hai calcolata così?
Dovrebbe essere

$I_{ds}=k_p(V_{SG}-V_{Tp})^2$

anche perché altrimenti non ti torna l'unità di misura.

Comunque, messo da parte questo, che immagino sia un errore di trascrizione, non ho ben capito cosa intendi quando dici

In entrambi i casi il PMOS è in regione lineare (e me lo aspettavo)

Il PMOS o lo assumi in saturazione, nel qual caso è a tutti gli effetti un generatore di corrente (resistenza infinita), o lo assumi in regione lineare, con la sua resistenza di canale.
Ora, per ciascuno dei due casi risolvi il circuito e trovi quanto valgono $V_{SG}$ e $V_{SD}$. Se trovi una situazione non coerente, ad esempio se avevi assunto il PMOS in saturazione ma ti viene che $V_{SD}

Cita

Segnala

[ste3191]

Si scusami la formula è quella $Kp(VSG-VTP)^2$, il valore è giusto però,

nel caso 1 ho $Vsd = 5-1.92= 3.08 V$ < $Vsg-Vtp=4.6 V$
nel caso 2 ho $Vsd = 5-1.6 = 3.4 V$ < $Vsg-Vtp= 4.6 V$
come è possibile????

[elgiovo]

"ste3191":Si scusami la formula è quella $Kp(VSG-VTP)^2$, il valore è giusto però,

nel caso 1 ho $Vsd = 5-1.92= 3.08 V$ < $Vsg-Vtp=4.6 V$
nel caso 2 ho $Vsd = 5-1.6 = 3.4 V$ < $Vsg-Vtp= 4.6 V$
come è possibile????

Misa che ti serve un ripassino sulle regioni di funzionamento del MOSFET...

Se il PMOS è in saturazione, allora devi avere $V_{SD}>V_{SG}-V_{Tp}$.
Se è in zona ohmica, allora vale $V_{SD}
Siccome in entrambi i casi ti viene una situazione coerente con il MOS in zona ohmica, allora sta lavorando in zona ohmica, e puoi scartare l'ipotesi del MOS in saturazione.

[ste3191]

Giustamente ..grazie ancora!